(19)日本国特許庁 (J P)

(12) 公表特許公報(A)

(11)特許出顧公表番号 特表2002-518691 (P2002-518691A)


(43)公表日 平成14年6月25日(2002.6.25)

[51)Int.CL' 識別記号	F I デーマコート* (参考)
G 0 9 G 3/30	G 0 9 G 3/30 J 5 C 0 8 O
G09F 9/30 338	G09F 9/30 338 5C094
9/33	9/33 Z
G 0 9 G 3/20 6 2 4	G 0 9 G 3/20 6 2 4 B
6 4 2	6 4 2 A
•	審查請求 未請求 予備審查請求 未請求(全 23 頁)
(21)出願番号 特顧2000-553939(P2000-553939)	(71)出願人 コーニンクレッカ フィリップス エレク
(86) (22)出顧日 平成11年6月7日(1999.6.7)	トロニクス エヌ ヴィ
(85) 翻訳文提出日 平成12年2月14日(2000.2.14)	Koninklijke Philips
(86)国際出願番号 PCT/IB99/01042	Electronics N. V.
87)国際公開番号 WO99/65012	オランダ国 5621 ベーアー アインドー
87)国際公開日 平成11年12月16日(1999.12.16)	フェン フルーネヴァウツウェッハ 1
31)優先権主張番号 9812739.2	(72)発明者 アラン ヘー クナップ
32)優先日 平成10年6月12日(1998.6.12)	オランダ国 5656 アーアー アインドー
(33) 優先権主張国 イギリス (GB)	フェン プロフ ホルストラーン 6
81)指定国 EP(AT, BE, CH, CY,	(72)発明者 ニール セー パード
DE, DK, ES, FI, FR, GB, GR, IE, I	オランダ国 5656 アーアー アインドー
r, Lu, MC, NL, PT, SE), JP	フェン プロフ ホルストラーン 6
-,,,	(74)代理人 弁理士 杉村 暁秀 (外2名)
	最終頁に続く

(54) 【発明の名称】 アクティブマトリックス電界発光表示装置

(57)【要約】

アクティブマトリックス電界発光表示装置は、例えば、 有機電界発光材料を具える電流駆動電界発光表示素子 (20) のアレイを有し、前記表示素子の動作を、各 々、関係するスイッチ手段(19)によって制御し、前 記スイッチ手段に所望の光出力を決定する駆動信号を個 々のアドレス周期において供給し、前記スイッチ手段 を、前記アドレス周期に続いて前期駆動信号にしたがっ て前記表示素子を駆動するように配置する。各々のスイ ッチ手段は、電流ミラー回路 (24、25、30、3 2) を具え、前記電流ミラー回路は、前記駆動信号を標 本化および格納し、前記回路の一方のトランジスタ(2 4) は、前記表示素子(20)を通る駆動電流を制御す ると共に、格納キャパシタンス(30)に接続されたゲ ートを有し、前記格納キャパシタンスにおいて、前記駆 **動信号によって決定される電圧を格納する。前記電流ミ** ラー回路の使用により、前配アレイにおける表示素子か らの光出力の改善された均一性が得られる。



【特許請求の範囲】

【請求項1】 電界発光表示素子のマトリックスアレイを具え、前記電界発光素子の各々が、該表示素子を流れる電流を制御する関係するスイッチ手段を有する、アクティ ブマトリックス電界発光表示装置において、表示素子に関係する前記スイッチ手段が電流ミラー回路を具え、前記電流ミラー回路が、前記表示素子駆動電流を決定する表示素子アドレス周期中に供給される駆動信号を標本化および格納し、前記表示素子駆動電流を前記アドレス周期後に保持するように動作可能であり、前記電流ミラー回路が、電流搬送電極を給電ラインと前記表示素子の電極との間に接続した第1トランジスタと、ゲート電極および第1電流搬送電極が前記駆動信号を受け、第2電流搬送電極を前記給電ラインに接続した第2トランジスタとを具え、前記第1トランジスタのゲートを、前記給電ラインに格納キャパシタを経て接続し、前記第2トランジスタのゲートにスイッチ装置を経て接続し、前記スイッチ装置が、前記アドレス周期中に前記第1および第2トランジスタのゲートを接続するように動作できるようにしたことを特徴とする、アクティブマトリックス電界発光表示装置。

【請求項2】 請求項1に記載のアクティブマトリックス電界発光表示装置において、前記表示素子を行および列において配置し、1列の表示素子に関する前記電流ミラー回路のスイッチ装置を、個々の共通行アドレス導体に接続し、この行アドレス導体を経て、その行におけるスイッチ装置を動作させる選択信号を供給し、各々の行アドレス導体を、順番に選択信号を受けるように配置したことを特徴とするアクティブマトリックス電界発光表示装置。

【請求項3】 請求項2に記載のアクティブマトリックス電界発光表示装置において、1列における前記表示素子に関する駆動信号を、該列における表示素子に 共通である、個々の列アドレス導体を経て供給するようにしたことを特徴とする アクティブマトリックス電界発光表示装置。

【請求項4】 請求項2または3に記載のアクティブマトリックス電界発光表示装置において、表示素子の各々の行または列を、該行または列におけるすべての表示素子によって共有される個々の給電ラインに関係付けたことを特徴とするアクティブマトリックス電界発光表示装置。

【請求項 5 】 請求項 4 に記載のアクティブマトリックス電界発光表示装置において、前記給電ラインを表示素子の1行に関係させ、前記給電ラインを表示素子の1行に共通とし、前記給電ラインが、表示素子の隣接する行に関係する行アドレス導体を具え、前記行アドレス導体を経て、選択信号をこの隣接する行の電流ミラー回路のスイッチ装置に供給するようにしたことを特徴とするアクティブマトリックス電界発光表示装置。

【請求項6】 請求項2ないし5のいずれか1項に記載のアクティブマトリックス電界発光表示装置において、前記駆動信号を、前記第2トランジスタに、前記列アドレス導体と前記第2トランジスタとの間に接続された他のスイッチ装置を経て供給し、前記他のスイッチ装置を、前記アドレス周期中に動作するように配置したことを特徴とするアクティブマトリックス電界発光表示装置。

【請求項7】 請求項5に記載のアクティブマトリックス電界発光表示装置において、関係する表示素子の行のスイッチ装置を動作させる選択信号に加えて、前記関係する行に隣接する表示素子の行における第2スイッチ装置を動作させるように配置された電圧レベルを含み、前記第1および第2トランジスタを前記行アドレス導体に、前記隣接する表示素子の行に関する行アドレス周期中に接続するようにしたことを特徴とするアクティブマトリックス電界発光表示装置。

【請求項8】 請求項2ないし5のいずれか1項に記載のアクティブマトリックス電界発光表示装置において、1つの表示素子に関係する電流ミラー回路の第2トランジスタを、同じ列におけるすべての表示素子に関係する電流ミラー回路によって共有させたことを特徴とするアクティブマトリックス電界発光表示装置。

【請求項9】 請求項8に記載のアクティブマトリックス電界発光表示装置において、前記共有された第2トランジスタを、個々の前記列アドレス導体と、前記給電ラインの電源に対応する電源との間に接続し、前記表示素子の列の電流ミラー回路の第1トランジスタのゲートを、前記列アドレス導体に前記スイッチ装置を経て接続したことを特徴とするアクティブマトリックス電界発光表示装置。

【請求項10】 請求項1ないし9のいずれか1項に記載のアクティブマトリックス電界発光表示装置において、前記トランジスタがTFTを具えることを特徴とするアクティブマトリックス電界発光表示装置。

【発明の詳細な説明】

[0001]

本発明は、電界発光表示素子のマトリックスアレイを具え、前記電界発光表示素子の各々が、該表示素子を流れる電流を制御する関連するスイッチ手段を有する、アクティブマトリックス表示装置に関する。

[0002]

電界発光表示素子を用いるマトリックス表示装置はよく知られている。前記表 示素子に関しては、慣例的なIII-V半導体混合物を具える有機薄膜電界発光 素子および発光ダイオード (LED) が使用されていた。主に、これらのような 表示装置は、前記電界発光表示素子を行および列アドレスラインの交差する組間 に接続し、多重式に配置した、パッシブ型のものであった。(有機)ポリマ電界 発光材料における最近の発展は、特にビデオ表示目的等に使用するこれらの能力 を証明してきた。これらのような材料を使用する電界発光素子は、代表的に、1 対の (アノードおよびカソード) 電極間に挟まれた半導体接合されたポリマの層 ・ショつ以上具え、前記電極のうち一方は透明であり、前記電極のうち他方は、ホ ールまたは電子を前記ポリマ層に注入するのに好適な材料のものである。このよ うな例は、Applied Physics Letters 58(18)1982-1984ページ(199 1年5月6日) におけるD. Braun およびA. J. Heegerによる論文において記載 されている。前記接合されたポリマ鎖および側鎖の適切な選択によって、前記ポ リマのバンドギャップ、電子親和力およびイオン化ポテンシャルを調節すること ができる。このような材料のアクティブ層を、CVDプロセスを使用して、また は単に可溶性共役ポリマの溶液を使用するスピンコーティング技術によって製造 することができる。これらのプロセスにより、大きい発光表面を有するLEDお よびディスプレイを製造することができる。

[0003]

有機電界発光材料は、これらがきわめて能率的であり、比較的低い(DC)駆動電圧を必要とするという利点がある。さらに、慣例的なLCDと相違して、バックライトが必要ない。簡単なマトリックス表示装置において、前記材料を、行および列アドレス導体の組間に設け、前記導体の交点において、これらによって

電界発光表示素子の行および列アレイを形成する。前記有機電界発光表示素子のダイオード様 I ー V 特性によって、各々の素子は、多重化駆動動作を実現する表示およびスイッチ機能の双方を行うことができる。しかしながら、この簡単なマトリックス 装置を、慣例的な一度に1行の走査を基礎として駆動する場合、各々の表示素子は、全体のフィールド時間のうち行アドレス周期に対応する短い間にのみ駆動され、発光する。例えば、N行を有するアレイの場合において、各々の表示素子は、fをフィールド周期として、最大f/Nに等しい周期発光することができる。このとき、このディスプレイから所望の平均輝度を得るために、各々の素子によって発生されるピーク輝度を前記必要な平均輝度の少なくともN倍にしなければならず、ピーク表示素子電流を平均電流の少なくともN倍にする必要がある。結果として生じる高いピーク電流は、特に、前記表示素子の寿命のより急激な劣化と、前記行アドレス導体に沿って生じる電圧低下による問題を生じる

[0004]

これらの問題に対する一つの解決法は、前記表示素子をアクティブマトリックスに収容し、それによって、各々の表示素子が関連するスイッチ手段を有し、このスイッチ手段が、その光出力を前記行アドレス周期よりわずかに長い周期の間保持するために、駆動電流を前記表示素子に供給するように動作できるようにすることである。このようにして、例えば、各々の表示素子回路に、アナログ(表示データ)駆動信号を、各々の行アドレス周期においてフィールド周期あたり一回ロードし、この駆動信号は格納され、関係している表示素子の行が次にアドレスされるまで、1フィールド周期の間、前記表示素子を流れる必要な駆動電流を保持するように作用する。これは、各々の表示素子によって必要な前記ピーク輝度およびピーク電流を、N行を有するディスプレイに関して、約Nの因数によって減少させる。このようなアクティブマトリックスアドレス電界発光表示装置は、欧州特許出願公開明細書第0717446号に記載されている。電界発光表示素子は、光を発生させるために連続的に電流を通過させる必要があるが、LC表示素子は容量性であり、したがって、実質的に電流を受けず、駆動信号電圧をキャパシタンスに全フィールド周期中格納させるため、LCDに使用されている慣

例的な種類のアクティブマトリックス回路を、電界発光表示素子と共に使用する ことはでき ない。上述した文献において、おのおの2個のTFT(薄膜トランジ スタ) およ び1個の格納キャパシタを具える。前記表示素子のアノードを第2T FTのドレインに接続し、第1TFTを前記第2TFTのゲートに接続し、前記 第2TFT のゲートを前記キャパシタの一方の側にも接続する。行アドレス周期 中、前記第1TFTは、行選択(ゲート)信号によってターンオンし、駆動(デ ータ) 信号が、このTFTを経て前記キャパシタに転送される。前記選択信号の 除去後、前記第1TFTはターンオフし、前記第2TFTに関するゲート電圧を 構成する前記キャパシタに格納された電圧は、電流を前記表示素子に伝達するよ うに配置された前記第2TFTの動作の原因となる。前記第1TFTのゲートを 、同じ行におけるすべての表示素子に共通のゲートライン(行導体)に接続し、 前記第1TFTのソースを、同じ列におけるすべての表示素子に共通のソースラ イン(列導体)に接続する。前記第2TFTのドレインおよびソース電極を、前 記表示素子のアノードおよび接地ラインに接続し、前記接地ラインは、前記ソー スラインと並列に延在し、同じ列におけるすべての表示素子に共通である。前記 キャパシタの他方の側もこの接地ラインに接続する。前記アクティブマトリック ス構造を、適切な、例えばガラスの、透明絶縁支持体上に、AMLCDの製造に おいて使用されるのと同様の薄膜堆積およびプロセス技術を使用して製造する。

[0005]

この配置によって、前記発光ダイオード表示素子に関する駆動電流は、前記第2TFTのゲートに供給される電流によって決定される。したがってこの電流は、このTFTの特性に強く依存する。前記TFTのしきい値電圧、移動度および寸法における変化は、前記表示素子電流と、したがってその光出力とにおいて、望ましくない変化を生じるであろう。例えば製造プロセスによる、前記アレイの領域に渡っての、または、異なったアレイ間の、表示素子に関係する前記第2TFTにおけるこれらの変化は、前記表示素子からの光出力の不均一を招く。

[0006]

本発明の目的は、改善されたアクティブマトリックス電界発光表示装置を提供することである。

[0007]

本発明の他の目的は、前記表示素子の光出力における、トランジスタ特性における変化の影響を低減し、したがって、前記表示の不均一を改善する、アクティブマトリックス電界発光表示装置用表示素子回路を提供することである。

[0008]

この目的は、本発明において、近くで一緒に製造されたトランジスタは、通常 、きわめて類似した特性を有するという事実を使用することによって達成される

[0009]

本発明によれば、表示素子に関係する前記スイッチ手段が電流ミラー回路を具え、前記電流ミラー回路が、前記表示素子駆動電流を決定する表示素子アドレス周期中に供給される駆動信号を標本化および格納し、前記表示素子駆動電流を前記アドレス周期後に保持するように動作可能であり、前記電流ミラー回路が、電流搬送電極を給電ラインと前記表示素子の電極との間に接続した第1トランジスタと、ゲート電極および第1電流搬送電極が前記駆動信号を受け、第2電流搬送電極を前記給電ラインに接続した第2トランジスタとを具え、前記第1トランジスタのゲートを、前記給電ラインに格納キャパシタを経て接続し、前記第2トランジスタのゲートにスイッチ装置を経て接続し、前記スイッチ装置が、前記アドレス周期中に前記第1および第2トランジスタのゲートを接続するように動作できるようにしたことを特徴とする、序章において記載した種類のアクティブマトリックス電界発光表示装置が提供される。このような電流ミラー回路の使用は、上述した問題を、前記表示素子を駆動する電流が、前記電流を供給する個々のトランジスタの特性における変動の影響を受けないことを保証することによって克服する。

[0010]

この表示素子回路の動作において、前記第2トランジスタの第1電流搬送電極 およびゲート電極に、関係する表示素子に関するアドレス周期中に供給される駆 動信号は、結果として、このダイオード接続されたトランジスタを流れる電流を 生じる。この周期中、前記スイッチ装置によって相互接続されている前記第1お よび第2トランジスタのゲート電極によって、次にこの電流は、前記第1トランジスタによって反射され、前記第2トランジスタを流れる電流に比例する、前記表示素子を流れる駆動電流を発生し、この電流を発生させるのに必要な前記2つのトランジスタにおけるゲート電圧に等しい所望の電圧を、前記格納キャパシタの両端間に確立する。前記アドレス周期の終了時に、前記トランジスタのゲートは、前記スイッチ装置の動作によって遮断され、前記格納キャパシタンスに格納されたゲート電圧は、前記第1トランジスタの動作と、前記表示素子を流れる駆動電流とを保持し、したがって、その所望の光出力を設定レベルに保持するように働く。好適には、前記電流ミラー回路を形成する第1および第2トランジスタの特性を、前記回路の動作を最大に有効にするために、厳密に一致させる。

[0011]

この配置によって、前記表示素子からの光出力の均一性が改善される。

[0012]

前記トランジスタを、便利に、TFTとして与え、適切な絶縁基板上に形成することができる。前記装置のアクティブマトリックス回路網を、半導体基板を使用するIC技術を使用し、前記表示素子の上側電極をITOのような透明材料のものとして形成してもよい。

[0013]

好適には、前記表示素子を行および列において配置し、好適には同様にTFTのようなトランジスタを具える1列の表示素子に関する前記電流ミラー回路のスイッチ装置を、個々の共通行アドレス導体に接続し、この行アドレス導体を経て、その行におけるスイッチ装置を動作させる選択信号を供給し、各々の行アドレス導体を、順番に選択信号を受けるように配置する。1列における前記表示素子に関する選択信号を、好適には、前記列における表示素子に共通の個々の列アドレス導体を経て供給する。同様に、前記給電ラインを、好適には、同じ行または列における前記表示素子によって共有させる。個々の給電ラインを、表示素子の各々の行または列に設けてもよい。代わりに、給電ラインを、例えば、前記行または列方向において延在し、末端において一緒に接続されたラインを使用して、または、前記列および行方向の双方において延在し、グリッドの形態において一

緒に接続されたラインを使用することによって、すべての表示素子によって有効に共有させることができる。選択されるアプローチは、所定の設計および製造プロセスに関する技術的詳細に依存する。

[0014]

簡単にするため、表示素子の行に関係し、共有される給電ラインは、表示素子の異なった、好適には隣接する行に関係する行アドレス導体を具え、この行アドレス導体を経て、選択信号をこの異なった行の電流ミラー回路のスイッチ装置に供給してもよい。

[0015]

前記駆動信号を、前記第2トランジスタに、他のスイッチ装置、例えば、前記行アドレス導体と第2トランジスタとの間に接続された他のトランジスタを経て供給してもよく、この他のスイッチ装置を、トランジスタを具えるこの他のスイッチ装置の場合において、前記行アドレス導体に供給される前記選択信号によって動作可能とする。しかしながら、前記給電ラインを隣接する行導体によって構成する場合において、このような他のスイッチ装置を設ける必要性を、前記第1および第2トランジスタを接続した隣接する行アドレス導体において、前記表示素子の隣接する行のスイッチ装置のための選択信号に加えて、適切な時間において、すなわち、前記接続された表示素子の行に関するアドレス周期中に他の電圧レベルを含み、前記ダイオード接続された第2トランジスタを導通させる適切な駆動波形を使用することによって回避することができる。

[0016]

隣接する行アドレス導体を、前記第1および第2トランジスタに接続された給電ラインとして使用しない場合において、前記表示素子の行を別々に、すなわち、一度に一つ順次にアドレスするために、前記電流ミラー回路の第2トランジスタを、同じ列におけるすべての表示素子の電流ミラー回路に共有させ、したがってこれらに共通にする。この目的のため、このダイオード接続された第2トランジスタを、前記列アドレス導体と、前記給電ラインの電源に対応する電源との間に接続し、前記第1トランジスタのゲートを、前記スイッチ装置を経て前記列アドレス導体に接続してもよい。以前のように、前記列アドレス導体への駆動信号

の適用は、このトランジスタを流れる電流を発生し、したがって、前記列アドレス導体は、前記トランジスタの両端間の電圧に等しい前記給電ラインの電位に関係する電位を有する。前記表示素子のスイッチ装置がターンオンしたとすると、この電圧は、前記第1トランジスタのゲートと格納キャパシタとに印加され、前記2個のトランジスタは、上記のように電流ミラーを形成するようになる。この配置は、前記各々の列の表示素子に必要なトランジスタの数を大幅に減らし、歩留まりを改善させると思われるだけでなく、各々の表示素子に利用可能な面積を増加させるという利点を有する。

[0017]

本発明によるアクティブマトリックス電界発光表示装置の実施形態を、添付した図面の参照と共に、例として説明する。

[0018]

前記図面は、単に図式的なものであり、一定の比率で描かれていない。同じ参 照符を、前記図面を通じて、同じまたは同様の部分を示すために使用した。

[0019]

図1を参照すると、アクティブマトリックスアドレス電界発光表示装置は、ブロック10によって示す、一定の間隔を置いたがその行および列マトリックスアレイを有し、行(選択)および列(データ)アドレス導体またはラインの交差する組12および14間の交点に配置された電界発光表示素子を関連するスイッチ手段と共に具えるパネルを有する。この図において、簡単にするために数個の画素のみを具える。実際には、数百の画素の行および列があってもよい。画素10を、前記行および列アドレス導体を経て、前記導体の個々の組の末端に接続された行走査駆動回路16および列データ駆動回路18を具える周辺駆動回路によってアドレスする。

[0020]

図2は、前記アレイにおけるブロック10の代表的な1つの基本的な形態の回路網を示す。ここでは20において参照される前記電界発光表示素子は、ここではダイオード素子(LED)として表され、有機電界発光材料の1つ以上の層を間に挟んだ1対の電極を具える有機発光ダイオードを具える。前記アレイの表示

素子を、関連するアクティブマトリックス回路網と共に、絶縁支持物の一方の側 に装着する。前記表示素子のアノードまたはカソードを、透明導電材料によって 形成する。前記支持体を、ガラスのような透明材料のものとし、前記基板に最も 近い表示素子20の電極を、ITOのような透明導電材料によって構成し、前記 電界発光層 によって発生された光がこれらの電極および支持体を通過し、前記支 持体の他方の側における見ている人に見えるようにすることができる。この特定 の実施形態において、前記光出力を前記パネルの上方から見られるものとし、前 記表示素子のアノードは、電源に接続され、一定の基準電位に保持された前記ア レイにおけるすべての表示素子に共通の第2給電ラインを構成する、連続的なⅠ TO層22の一部を具える。前記表示素子のカソードは、前記表示素子のカソー ドは、カルシウムまたはマグネシウム銀合金のような低い仕事関数を有する金属 を具える。代表的に、前記有機電界発光材料層の厚さを、100nmないし20 0 n mの間とする。素子20に使用することができる好適な有機電界発光材料の 代表的な例は、欧州特許出願公開明細書第0717446号に記載されており、 その参照は他の情報をもたらし、これに関するその開示はここに含まれる。WO 96/36959に記載の複合ポリマのような電界発光材料を使用することもで きる。

[0021]

各々の表示素子20は、該表示素子に隣接する行および列導体12および14 に接続された関係するスイッチ手段を有し、このスイッチ手段を、該素子の駆動 電流と、したがって光出力(グレイスケール)とを決定する印可されたアナログ 駆動(データ)信号レベルを格納し、この信号に従って該表示素子を動作させる ように配置する。前記表示データ信号を、電流源として作動する列駆動回路18 によって供給する。適切に処理されたビデオ信号を駆動回路18に供給し、この 回路は、前記ビデオ信号を標本化し、ビデオ情報に関係するデータ信号を構成す る電流を、前記列導体の各々に供給し、1回に1行のアドレスに適切なように、 前記列駆動回路および走査行駆動回路の動作を同期させる。

[0022]

前記スイッチ手段は、基本的に、TFTの形態における第1および第2電界効

果トランジスタ24および25によって形成された電流ミラー回路を具える。第 1TFT24の電流搬送ソースおよびドレイン電極を、表示素子20のカソード と、給電ライン28との間に接続し、そのゲートを格納キャパシタ30の一方の 側に接続し、格納キャパシタ30の他方の側を前記給電ラインに接続する。前記 ゲートおよびキャパシタ30の一方の側を、スイッチ32を経て第2TFT25 のゲートにも接続し、第2TFT25をダイオード接続し、そのゲートと、その 電流搬送電極の一方(すなわち、ドレイン)とを相互接続する。その他方の(ソ ース)電流搬送電極を給電ライン28に接続し、そのソースおよびゲート電極を 、他のスイッチ34を経て関係する列導体14に接続する。2個のスイッチ32 および34を、行導体12に供給される信号によって同時に動作するように配置 する。

[0023]

実際には、2個のスイッチ32および34は、マイクロリレーまたはマイクロスイッチのような他の形式のスイッチの使用が予想されるとしても、図3に示すように他のTFTを具えることができ、これらのTFTのゲートを行導体12に直接接続する。

[0024]

前記TFT、アドレスラインの組、格納キャパシタンス、表示素子電極およびこれらの相互接続部を具えるマトリックス構造を、基本的に、絶縁支持体の表面上への、導電性材料、絶縁性材料および半導体材料の種々の薄膜層の、CVD堆積およびフォトリングラフィックパターニング技術による、堆積およびパターニングを含む、アクティブマトリックスLCDにおいて使用されるのと同様の標準的な薄膜処理技術を使用して形成する。このような例は、上述した欧州特許出願公開明細書第0717446号に記載されている。前記TFTは、アモルファスシリコンまたは多結晶シリコンTFTを具えてもよい。前記表示素子の有機電界発光材料層を、蒸着によって、または、スピンコーティングのような他の適切な既知の技術によって形成してもよい。

[0025]

前記装置の動作において、図3に示すN番目の行に印可される行波形において

正パルス 信号 V s によって示されるように、選択 (ゲート) 信号を行駆動回路 1 6によって前記行導体の各々に、順番に、個々の行アドレス周期において印可す る。このように、所定の行における前記表示素子のスイッチ32および34をこ のような 選択信号によって閉じ、すべての他の行における前記表示素子のスイッ チ32および34を開いたままにする。給電ライン28を、共通電極22のよう に、一定の予め決められた基準電位に保持する。列駆動回路18から列導体14 において流れる電流Ⅰ、は、スイッチ34を流れ、ダイオード接続されたTFT 25を流れる。TFT25は、前記入力信号を有効に標本化し、この電流I」は 、TFT 24によって反射され、表示素子20を流れる電流Ⅰ』を発生し、電流 I , は電流 I , に比例し、比例定数は、TFT24および25の相対的ジオメト リによって決定される。TFT24および25が同じジオメトリを有する特定の 場合において、電流Ⅰ』は電流Ⅰ」に等しくなる。TFT24および表示素子2 0における電流 I 2 が所望の値において確立すると、選択信号 V s によって規定 される前記行アドレス周期の持続時間は、このような電流の流れを安定させるの に十分であり、格納キャパシタ30の両端間の電圧は、この電流を発生するのに -必要なTFT24および25におけるゲート電圧に等しくなる。前記行アドレス 周期の終了に対応する行選択信号Vsの終了時において、行導体12における電 圧は、より低いさらに負のレベルV₁に落ち、スイッチ32および34は開き、 それによって、TFT24は、TFT25のゲートから遮断される。TFT24 のゲート電圧はキャパシタ30に格納されているため、TFT24はそのままで あり、電流Ⅰ2はTFT24を流れ続け、表示素子20は、前記電流レベルを決 定する前記ゲート電圧によって所望のレベルにおいて動作し続ける。スイッチ3 2が、スイッチ32に使用される装置からのカップリングまたは電荷注入作用に よって開く時に、Ⅰ2の値における小さな変化が、TFT24のゲート電圧にお ける変化によって生じるかもしれないが、この点においてありそうなどのような 誤差も、スイッチ32が開いた後にIzの正確な値を発生させるために、電流I 、の元の値においてわずかに調節することによって、容易に補償することができ る。

[0026]

列駆動回路18は、1列のすべての前記表示素子をこれらの必要な駆動レベルに、前記行アドレス周期において同時に設定するために、前記適切な電流駆動信号を各々の列導体14に供給する。このようなある行のアドレスに続いて、前記表示素子の次の行を同様にアドレスし、列駆動回路18によって供給される列信号を、この次の行における表示素子によって必要な駆動電流に対応するのに適切なように変化させる。表示素子の各々の行を、このように順次にアドレスし、1フィールド周期において、前記アレイにおけるすべての表示素子をアドレスし、これらの必要な駆動レベルに設定し、前記行を、その後のフィールド周期において繰り返しアドレスする。

[0027]

給電ライン28と、前記表示素子ダイオード電流を流す共通アノード電極22 (図3)とに関する電圧電源VS2およびVS1を、アレイ全体に共通の別個の接続部としてもよく、VS1を別個の接続部とし、VS2を前記アレイにおいて、前の (N-1)番目の行導体12か、次の (N+1)番目の行導体12のいずれかに接続してもよく、すなわち、行導体12における電圧は、比較的短い行アドレス周期中を除いて、一定レベル (V_L)であることを忘れずに、ある行導体を、スイッチ32および34が接続された行導体とは異なるものとし、これらに隣接しているものとしてもよい。後者の場合において、行駆動回路16は、もちろん、行導体に関するその出力が、スイッチ32および34がターンオフする低レベル状態である場合、前記行におけるすべての表示素子20に関する駆動電流を供給することができなければない。

[0028]

図3の回路を、図4の実施形態に示すように、スイッチ34を除去し、代わりの行駆動波形を使用することによって、ある程度簡単にすることができる。この実施形態において、前記表示素子のN番目の行に関する給電ライン28を、前記表示素子の次の、すなわち、その後にアドレスされる行に関係する(N+1)番目の行導体12によって構成する。しかしながら、給電ライン28を、代わりに、(N-1)番目の行導体によって構成してもよい。行駆動回路16によって各々の行導体に供給される行駆動波形は、選択レベル V_1 に加

えて余分の電圧レベルV。を有し、この電圧レベルは、図4の配置の場合におい て、選択信号V。にわずかに先行する。給電ライン28を代わりに先行する(N - 1) 番目の行導体12によって構成する場合において、前記余分の電圧レベル は、前記選択信号の直後に続く。この実施形態の動作の原理は、TFT25はダ イオード接続され、そのソース電極、すなわち、給電ライン28に接続された電 極が、その相互接続されたドレインおよびゲート電極に対して負である場合にの み導通するということにある。したがって、TFT25は、(N+1)番目の行 導体12を、図4において点線V。によって示す列導体14において現れうる最 も負の電圧に対して負である電圧V、にすることによってターンオンする。前記 行導体における電圧は、もちろん、可能な値の範囲を有することができる。レベ ルV.は、スイッチ32をターンオンするN番目の行導体における選択パルスV 。とほぼ同時に開始し、したがって、TFT25およびスイッチ32は同時にタ ーンオンする。前記電流ミラー回路の動作と、前記表示素子の駆動とは、上述し たように続く。前記N番目の行導体における選択信号V。の終了時において、ス イッチ32は、この導体における電圧がV。に戻ることによってターンオフし、 そのわずかに後、TFT25は、前記(N+1)番目の行導体が、次の行が選択 されるのに応じてV。からV。に変化するため、ターンオフし、前記行導体にお ける電圧が選択信号の後Vェに戻る場合、Vェは列導体電圧V。に対して正にな るように選択されるため、オフのままである。

[0029]

実際には、列導体 14 における電圧は、小さい範囲の値に渡って変化し、実際の値は、前記表示素子に必要な駆動電流を決定するデータ信号を構成する。V。のレベルが、前記電流ミラーを正確に動作させるのに必要な最低電圧より十分に上であり、 V_L が、列導体 14 における最高の正電圧に対して正であり、TFT 25 が、前記(N+1)番目の行導体がレベル V_L である場合、常にオフになるようにすることを保証するだけでよい。

[0030]

他の代わりの回路構成を、図5において図式的に示す。これは、前記電流ミラー回路を半分形成するダイオード接続されたTFT25が、ここでは、各々の表

示素子に 関 するスイッチ手段が個々のTFT25を必要とするのではなく、同じ 列における すべての表示素子のスイッチ手段間で共有されることを除いて、図3 および4の配置と同様である。上記のように、列駆動回路18は、TFT25に 電流を流 す 前記表示素子の駆動レベルを決定するために、列導体14において電 流Ⅰ、を発生するように動作する。ダイオード接続されたTFT25を、列導体 14と、給電ライン28との間に、好適には、列導体14の一方または他方の端 において接続する。このように、列導体14は、TFT25の両端間の電圧V、 に等しい、 給電ライン28におけるレベルVS2に対するレベルを有する。前記 アレイの適切な行を、この行に関係する行導体12に選択信号を供給し、この行 におけるスイッチ32をターンオンさせることによって選択し、電圧V、を、T FT24のゲートにスイッチ32を経て有効に印可し、TFT24および25が 上述したような電流ミラーを形成するようにする。TFT24を流れる電流Ⅰ。 が安定したら、行導体12における選択パルス信号の終了に応じて、スイッチ3 2を開き、前記表示素子を流れる駆動電流の供給を、TFT24を経て続けさせ 、前記動作を、前記表示素子の次の行に関して繰り返す。この実施形態に必要な 行駆動波形は、基本的に、図3の実施形態用の行駆動波形と同じである。

[0031]

この実施形態は、各々の表示素子位置において必要なTFTの数を減らし、歩留まりを改善することができ、前記表示素子からの光出力を前記ガラス支持体を経て放射する場合、前記光出力に利用可能な面積を増大させるという利点を有する。

[0032]

上述したすべての実施形態において、TFTの形態において実施する場合、スイッチ32および34を含む使用するTFTのすべては、n形トランジスタを具える。しかしながら、これらの装置を代わりにすべてp形トランジスタとし、前記表示素子のダイオード極性を逆にし、前記行選択信号を反転して、1行の選択が、負電圧 $(-V_a)$ が印加された場合に生じるようにした場合、正確に同じ形式の動作が可能である。図4の実施形態の場合において、余分の電圧レベル V_a は、 V_a に対して正になる。pチャネルTFT

を使用する表示素子が望ましいため、前記ダイオード表示素子を一方または他方に向けるのが好適である技術的な理由が存在する。例えば、有機電界発光材料を使用する表示素子のカソードに必要な材料は、通常、低い仕事関数を有し、代表的に、マグネシウムを基礎とした合金またはカルシウムを具える。これらのような材料は、フォトリングラフ式にパターン化するのが困難である傾向があり、したがって、前記アレイにおけるすべての表示素子に共通するこのような材料の連続層が望ましいかもしれない。

[0033]

上述したすべての実施形態に関して、個々の前記表示素子に関するスイッチ手段における電流ミラー回路は、この回路を形成するTFT24および25の特性が厳密に一致する場合、最も有効である。当業者には明らかなように、TFT製造の分野において、例えば、AMLCDにおけるアクティブマトリックススイッチアレイの製造において使用されるような、トランジスタの特性を一致させることにおけるマスク不整合の影響を最小にする多数の技術が既知であり、これらを容易に適用することができる。

[0034]

給電ライン28を、別々にしてもよく、または、これらの末端において一緒に接続してもよい。行方向に延在させ、表示素子の個々の行に対して共通にする代わりに、前記給電ラインを列方向に延在させ、各々のラインを表示素子の個々の列に共通にしてもよい。代わりに、行および列の双方の方向において延在し、グリッドを形成するように一緒に接続された給電ラインを使用してもよい。

[0035]

薄膜技術を使用して絶縁基板上に前記TFTおよびキャパシタを形成する代わりに、前記アクティブマトリックス回路網を、IC技術を使用して半導体、例えば、シリコン基板上に形成することができることが予測される。このとき、この基板上に設けられた前記LED表示素子の上側電極を、透明導電材料、例えば、ITOによって形成し、前記素子の光出力は、これらの上部電極を通じて見られる。

[0036]

上述した 実施形態を、特に有機電界発光表示素子に関して説明したが、光を通過させ、光出力を発生させる電界発光材料を具える他の種類の電界発光表示素子を代わりに 使用してもよいことは理解されるであろう。

[0037]

前記表示素子を、単色または多色表示装置としてもよい。カラー表示装置を、 異なるカラー発光表示素子を前記アレイにおいて使用することによって与えても よい。前記異なるカラー発光表示素子を、代表的に、例えば、赤色、緑色および 青色発光表示素子の規則的に繰り返すパターンにおいて設けてもよい。

[0038]

要約において、アクティブマトリックス電界発光表示装置は、例えば、有機電界発光材料を具える電流駆動電界発光表示素子のアレイを有し、これらの表示素子の動作を、各々、関係するスイッチ手段によって制御し、前記スイッチ手段に、所望の光出力を決定する駆動信号を個々のアドレス周期において供給し、前記スイッチ手段を、前記アドレス周期に続いて前記駆動信号にしたがって前記表示素子を駆動するように配置する。各々のスイッチ手段は、前記駆動信号を格納および標本化する電流ミラー回路を具え、前記電流ミラー回路の一方のトランジスタが前記表示素子を流れる駆動電流を制御し、そのゲートに、前記駆動信号によって決定される電圧を格納した格納トランジスタに接続する。

[0039]

本開示を読むことによって、他の変形が当業者には明らかになるであろう。これらのような変形は、マトリックス電界発光ディスプレイおよびその構成部品の分野において既知であり、すでにここに記載した特徴の代わりまたはこれらに加えて使用できる他の特徴を含むことができる。

【図面の簡単な説明】

- 【図1】 図1は、本発明による表示装置の一実施形態の一部の簡単な図式的な図である。
- 【図2】 図2は、図1の表示装置における代表的な表示素子と、その関係する 制御回路網との基本的な形態の等価回路を示す。
- 【図3】 図3は、図2の基本的な表示素子回路の実際の現実化を説明する。

- 【図4】 図4は、前記表示素子の変形例を関係する駆動波形と共に示す。
- 【図5】 図5は、表示素子用制御回路網の代わりの形態を示す。

【図1】




FIG. 1

【図2】






FIG. 2


【図3】



【図4】



【図5】



【国際調査報告】

Form PCT/ISA/210 (second sheet) (July 1992)

INTERNATIONAL SEARCH REPORT International application No. PCT/IB 99/01042 A. CLASSIFICATION OF RUBIECT MATTER IPC7: G096 3/30, G09F 9/33
According to International Patent Classification (IPC) or to both national classification and IPC B. FIELDS SEARCHED Minimum discurrentation scarched (classification system followed by classification symbols) IPC7: G096, G09F Depumentation warehold other than minimum discumentation to the extent that such documents are included in the fields searched SE,DK,FI,NO classes as above Electronic data have consulted during the international search (name of data base and, where practicable, search terms used) C. DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. Category 1-10 EP 0717446 A2 (EASTMAN KODAK COMPANY), 19 June 1996 (19.06.96), cited in the application See patent family somes. Further documents are listed in the continuation of Box C. inter discinnent published after the international filing date or priority date and not in studies with the application test cited to understand the principle or theory underlying the invention Special extegrates of cited documents document defining the general state of the art which is not curvidered to be of particular relevance order decument but pubbished on or after the international liking date ٠٧. therunest of particular relevance the claimed invention cannot be considered movel or cannot be considered to involve an inventive step when the document is taken alone "I." document which may throw double on priority claim(a) or which is cited to establish the publication date of another claims or other special reason (as special reason (as special reason). theorement of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is continued with one or more cabor such documents, such combination being distribute to a person studed in the six. *O* document reforming to an oral disclosure, use, exhibition or other means *p> document published proor to the international Bling date but later than the priority date claimed "A" discusses member of the same patent family Date of mailing of the international search report Date of the actual completion of the international search 2000 -01- 21 13 January 2000 Name and mailing address of the ISA/ Authorized office Swedish Patent Office Jan Silfverling/ci Telephone No. +46 8 782 25 00 Box 5055, S-102 42 STOCKHOLM Facsimile No. + 46 8 666 02 86

INTERNATIONAL SEARCH REPORT			02/12/99		International application No PCT/IB 99/01042	
J's cited	atent document in search report	l'ablication date		Patent family member(*)		Publication date
EP	0717446 A2	19/06/96	JP US	8234683 5684365		13/09/96 04/11/97

Form PCI/ISA/210 (pasent family annex) (July 1992)

フロントページの続き

(71)出願人 Groenewoudseweg l,
5621 BA Eindhoven, Th
e Netherlands
Fターム(参考) 5C080 AA07 BB05 DD03 DD26 DD29
FF11 JJ02 JJ03
5C094 AA04 AA07 AA08 AA53 AA54
AA55 AA56 BA03 BA12 BA27

DB01 DB04 EA04 EA05 EA10 EB02 FA01 FB01 FB12 FB14 FB15 GA10

CA19 CA24 CA25 DA09 DA13